VCVTPH2W - ConVerT Packed Half to Word
FP16 -> signed WORD
rounding controlled by {er} or MXCSR
VCVTPH2W xmm1{k1}{z}, xmm2/m128/m16bcst (V5+FP16+VL
__m128i _mm_cvtph_epi16(__m128h a)
__m128i _mm_mask_cvtph_epi16(__m128i s, __mmask8 k, __m128h a)
__m128i _mm_maskz_cvtph_epi16(__mmask8 k, __m128h a)
VCVTPH2W ymm1{k1}{z}, ymm2/m256/m16bcst (V5+FP16+VL
__m256i _mm256_cvtph_epi16(__m256h a)
__m256i _mm256_mask_cvtph_epi16(__m256i s, __mmask16 k, __m256h a)
__m256i _mm256_maskz_cvtph_epi16(__mmask16 k, __m256h a)
VCVTPH2W zmm1{k1}{z}, zmm2/m512/m16bcst{er} (V5+FP16
__m512i _mm512_cvtph_epi16(__m512h a)
__m512i _mm512_mask_cvtph_epi16(__m512i s, __mmask32 k, __m512h a)
__m512i _mm512_maskz_cvtph_epi16(__mmask32 k, __m512h a)
__m512i _mm512_cvt_roundph_epi16(__m512h a, int r)
__m512i _mm512_mask_cvt_roundph_epi16(__m512i s, __mmask32 k, __m512h a, int r)
__m512i _mm512_maskz_cvt_roundph_epi16(__mmask32 k, __m512h a, int r)
x86/x64 SIMD Instruction List
Feedback